1/1-ページ__

W1526

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-203201

(43)Date of publication of application: 30.07.1999

(51)Int.CI.

G06F 12/08 G06F 12/08

(21)Application number: 10-002400

(21)Application fluid

00.04.4000

(71)Applicant:

HITACHI LTD

(22)Date of filing: 08.01.1998

(72)Inventor:


MORI KENJI

(54) ARRANGING METHOD OF CACHE MEMORY AND DATA STORAGE SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To dissolve bottleneck of an access to a cache memory caused by an increase of the number of paths or storage devices of a host device.

SOLUTION: A non-volatile cache memory (12) where write-in data from the host device are stored and a volatile cache memory 143 where data read from a disk drive 8 are temporarily stored are separately provided between plural channel I/F control circuits 1 that control plural channels I/F 4 on the side of the host device and plural disk control circuits 7 that control plural disk drives 8 in a disk drive unit 10. Moreover, the non-volatile cache memory (12) is commonly and concentratedly provided in plural data transmission paths, the volatile cache memory 13 is distributed every several data transmission paths and is arranged, and set of each capacity or throughput of the non-volatile cache memory (12) and plural volatile cache memories 13 is individually enabled.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-203201

(43)公開日 平成11年(1999)7月30日

(51) Int.Cl. 6

識別記号

G06F 12/08

FΙ

G06F 12/08

G

320

3 2 0

審査請求 未請求 請求項の数3 OL (全 13 頁)

(21)出願番号

特願平10-2400

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(22)出願日

平成10年(1998) 1月8日

(72)発明者 森 健治

神奈川県小田原市国府津2880番地 株式会

社日立製作所ストレージシステム事業部内


(74)代理人 弁理士 筒井 大和

(54) 【発明の名称】 キャッシュメモリの配置方法およびデータ配憶システム

(57) 【要約】

【課題】 上位装置側のパス数や記憶装置数の増大に起 因するキャッシュメモリへのアクセスのボトルネックを 解消する。

【解決手段】 上位装置側の複数のチャネルI/F4を制御する複数のチャネルI/F制御回路1と、ディスクドライブユニット10における複数のディスクドライブ8を制御する複数のディスク制御回路7との間に、上位装置側からの書き込みデータが格納される不揮発キャッシュメモリ12と、ディスクドライブ8から読出されたデータが一時的に格納される揮発キャッシュメモリ13を別個に設置するとともに、不揮発キャッシュメモリ13を別個に設置するとともに、不揮発キャッシュメモリ12は、複数のデータ転送経路に共通に集中して設置し、揮発キャッシュメモリ13は、いくつかのデータ転送経路に分散して配置し、不揮発キャッシュメモリ12および複数の揮発キャッシュメモリ13の各々の容量やスループットを個別に設定可能にした。



【特許請求の範囲】

【請求項1】 上位装置と、前記上位装置との間で授受される情報が格納される記憶装置との間に配置され、前記情報を一時的に保持するキャッシュメモリの配置方法であって、

前記キャッシュメモリを不揮発キャッシュメモリおよび 揮発キャッシュメモリにて構成し、前記不揮発キャッシュメモリ ュメモリは集中的に配置し、前記揮発キャッシュメモリ は分散して配置することを特徴とするキャッシュメモリ の配置方法。

【請求項2】 上位装置と、前記上位装置との間で授受される情報が格納される記憶装置との間に配置され、前記情報を一時的に保持するキャッシュメモリの配置方法であって、

前記キャッシュメモリを不揮発キャッシュメモリおよび 揮発キャッシュメモリにて構成し、

前記不揮発キャッシュメモリの容量と、前記揮発キャッシュメモリの容量とが異なるように設定する第1の方法、

前記不揮発キャッシュメモリのスループットと、前記揮発キャッシュメモリのスループットとが異なるように設定する第2の方法、

の少なくとも一方の方法を用いることを特徴とするキャッシュメモリの配置方法。

【請求項3】 上位装置との間で授受される情報が格納される記憶装置と、前記記憶装置と前記上位装置との間における前記情報の授受を制御する記憶制御装置と、前記上位装置と前記記憶装置との間に配置され、前記情報が一時的に格納されるキャッシュメモリとを含むデータ記憶システムであって、

前記キャッシュメモリは、不揮発キャッシュメモリおよび揮発キャッシュメモリからなり、

前記不揮発キャッシュメモリは集中的に配置され、前記 揮発キャッシュメモリは分散して配置される第1の構 成、

前記不揮発キャッシュメモリの容量と、前記揮発キャッシュメモリの容量とが異なる第2の構成、

前記不揮発キャッシュメモリのスループットと、前記揮発キャッシュメモリのスループットとが異なる第3の構成、

の少なくとも一つの構成を備えたことを特徴とするデー 夕記憶システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、キャッシュメモリの配置技術およびデータ記憶技術に関し、特に、上位装置と記憶装置との間に設けられた複数の情報転送経路にて並列的に情報の授受が行われるデータ記憶システム等に適用して有効な技術に関する。

[0002]

【従来の技術】図13は、考えられる従来のディスク制 御装置109および配下のディスクドライブユニット1 10からなるディスクサプシステムの構成の一例を示す 概念図である。従来のディスク制御装置109では、ホ スト側の入出力制御を行うチャネル制御回路101と、 ディスクドライブ側の入出力制御を行うディスク制御回 路107との間に、キャッシュメモリアクセスバス10 5 およびキャッシュメモリアクセスパス106を介して アクセスされるキャッシュメモリを配置する構成が一般 的である。このとき、キャッシュメモリは、電源障害に 起因するデータ喪失に備えた不揮発キャッシュメモリ1 02、またキャッシュメモリの障害時の補償用としての 揮発キャッシュメモリ103、を持ち単純な2重系とし て使用していた。この場合、装置の対ホストに対するパ ス104や、ディスクドライブ108の数が増加した場 合、全データアクセスにおいて2つの不揮発キャッシュ メモリ102および揮発キャッシュメモリ103にアク セスが発生し、キャッシュメモリにアクセス集中するた め、ディスク制御装置109の性能におけるボトルネッ

【0003】しかし従来のディスク制御装置109では対ホストに対するパス104、ディスクドライブ108の数が図13の様に4チャネル、8ドライブパス程度と少なく、この様な方式である程度の性能を確保できるため、この様な方式が取られてきた。

[0004]

【発明が解決しようとする課題】今後ディスク制御装置 当たりの容量の増加、高機能化により、制御を行うディ スクドライブの数が多くなり、また装置のホストに対す るパス数が増加すると考えられる。

【0005】この様な制御装置を従来の方法で構成した場合、キャッシュメモリへのアクセスが集中し、キャッシュメモリが制御装置のボトルネックとなる。このボトルネックを解消するためには、キャッシュメモリを分散配置する方法が考えられる。この時、従来の様にそれぞれ障害に備え不揮発キャッシュメモリを含む2重系のキャッシュメモリを用意する必要があり、この様なもので分散キャッシュを構成すると実装的に困難で、また価格的にも高価となる。

【0006】本発明の目的は、キャッシュメモリを経由したデータ転送のスループットを向上させることが可能なキャッシュメモリの配置技術およびデータ記憶技術を提供することにある。

【0007】本発明の他の目的は、不揮発キャッシュメモリと揮発キャッシュメモリとが混在する構成のキャッシュメモリにおけるコスト削減を実現することが可能なキャッシュメモリの配置技術およびデータ記憶技術を提供することにある。

【0008】本発明の他の目的は、不揮発キャッシュメモリと揮発キャッシュメモリとが混在する構成のキャッ

シュメモリにおける実装効率の向上を実現することが可能なキャッシュメモリの配置技術およびデータ記憶技術を提供することにある。

[0009]

【課題を解決するための手段】本発明では、ライト時のデータを保証するための不揮発キャッシュメモリを1箇所に配置する。またリードの効率を上げるために、複数のアクセスができる様に揮発キャッシュメモリを分散配置する。この分散配置される揮発キャッシュメモリはリード時のみに使用し、データが万一電源切断等で揮発してもディスクからリードできるため、揮発性のメモリ媒体で構成可能である。

【0010】また、ディスク制御装置等の記憶制御装置 ではリード/ライトの比率は対称でなく、リード4に対 しライト1程度で使用される場合が多い。この性質を利 用するとメモリ容量はリード/ライトの比率により不揮 発キャッシュメモリはリード用の揮発キャッシュメモリ ほど大きくしなくても、性能に対して影響しない。また スループットも不揮発キャッシュメモリはリード用の揮 発キャッシュメモリより小さくできる。しかし分散配置 するリード用の揮発キャッシュメモリの容量は敏感に性 能に対して影響するため、不揮発キャッシュメモリより も容量を大きくする必要がある。この様に、キャッシュ メモリの配置を分散と集中の2つの組で、それぞれの容 量を要求される性能に応じた値に設定することでキャッ シュメモリを最適量にすることができ、またこれにより 実装的、価格的にも有利に、低価格で高性能化を図るこ とができる。

【0011】今後、ディスク制御装置当たりの容量の増加、高機能化により、制御を行うディスクドライブの数が多くなり、また装置のホストに対するパスが増加すると考えられる。

【0012】その場合、本発明では、複数のパスに対して不揮発キャッシュメモリを1箇所に集中的に配置し、揮発キャッシュメモリを、たとえば、一つあるいは幾つかのパス毎に分散配置する。これら揮発キャッシュメモリを分散することにより、同時に対キャッシュメモリ転送が可能となり、多チャネル、多ドライブ化への対ないできる。また分散するキャッシュメモリに集中することなく高いループットをもたらすことができる。また分散するキャッシュメモリは揮発性でよいため実装的にも有利で、また低価格で構成可能である。さらに増設単位を分散配置される揮発キャッシュメモリのサイズを単位とすることにより、自由なスループット構成を採ることが可能となる。この様なキャッシュメモリの構成とすることで、たとえば複数パス構成のシステムにおいて低価格で高性能化を図ることが可能となる。

[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面 を参照しながら詳細に説明する。 【0014】図1は本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムの構成の一例を示す概念図である。本実施の形態では、データ記憶サブシステムの一例として、ディスクサブシステムに適用した場合を例に採って説明する。

【0015】図1に例示される本実施の形態のディスクサブシステムは大きく、ディスク制御ユニット9、ディスクドライプユニット10、の2つのユニットより構成されている。ディスク制御ユニット9は、複数のチャネルI/F制御回路1(1a~1d)、複数のデータパススイッチ11(11a~11b)、不揮発キャッシュメモリ12、複数の揮発キャッシュメモリ13(13a~13d)、複数のディスク制御回路7(7a~7h)、より構成され、ディスクドライプユニット10は複数のディスクドライブ3ニット10は複数のディスクドライブ8(8a~8h)より構成されている。

【0017】複数のデータパススイッチ11は、複数のパス2(2a~2h) および複数のパス3(3a~3h)を介して接続されている複数のチャネル I/F制御回路1と、不揮発キャッシュメモリ12および揮発キャッシュメモリ13との間におけるデータの流れの経路を切り替える役目をはたす。

【0018】複数の揮発キャッシュメモリ13は、複数のパス5 (5a~5h)を介して複数のディスク制御回路7に接続され、複数のディスク制御回路7は、複数のパス6 (6a~6h)を介してディスクドライブユニット10に接続されている。

【0019】不揮発キャッシュメモリ12は、ホスト側からのライト時のデータを格納するために用いる。これはライト処理の高速化の目的で、ホスト側からのライトコマンドに対して、不揮発キャッシュメモリ12への書き込みが完了した時点で、ディスクドライブ8に書き込む前に停電で装置が停止した際のデータを、この不揮発キャッシュメモリ12でボックアップする目的に使用する。また、この不揮発キャッシュメモリ12に書き込む時は、可能な限り、同時に揮発キャッシュメモリ13に書き込みを行うようにデータパススイッチ11で経路の設定を行う。

【0020】揮発キャッシュメモリ13は主にリードデータのキャッシュメモリとして働き、ディスクドライブ8からデータをリードした際に、この揮発キャッシュメモリ13にデータを格納しておき、2回目以降に同じデータに対するリードに対してはディスクドライブ8から

データをリードするのではなく、揮発キャッシュメモリ 13からリードすることにより高速化を図る目的に用いる。このためこの揮発キャッシュメモリ13は停電等により記憶データが揮発した場合でもディスクドライブに データが保存されているため、揮発性のメモリ媒体で構成する事が可能である。

【0021】ディスク制御回路7は、パス6を介してディスクドライブ8に接続されており、ディスクドライブ8の制御を行うのに用いる。1つのディスク制御回路7は2つのディスクドライブ制御用のパスを有し、これにより万一の障害発生時にも交代パスを使用することによりディスクドライブ8へのアクセスが可能である。また通常時は2パスを有効に使用することで高速化の機能もはたす。

【0022】ディスクドライブ8は、データを格納する のに使用され、ディスクドライブ8へのアクセスパスは 高速化、高信頼化のための2つの経路を有する。

【0023】すなわち、本実施の形態の場合には、ディスクドライブユニット10を構成する複数のディスクドライブ8は、いくつかのグループ(本実施の形態では一例として4つ)に系列化され、各系列は、複数のパス6 $a\sim6$ b、パス6 $c\sim6$ d、パス6 $e\sim6$ f、パス6 $g\sim6$ h、をそれぞれ介して、多重経路でディスク制御ユニット9に接続されている。また、複数のパス6 $a\sim6$ hの各々におけるデータ転送は、複数のディスク制御回路7 $a\sim7$ hの各々にて独立に制御される。

【0024】以下、本実施の形態のキャッシュメモリの 配置方法およびディスクサブシステムの作用の一例につ いて説明する。

【0025】図2はCPUからのリードコマンドの実行時のデータフローの一例を示した概念図である。この図2では、たとえばチャネルI/F制御回路1aにデータリードコマンドがチャネルI/F4aを介してCPUから入った場合について説明する。

【0026】まず、チャネルI/F制御回路1aでCPUからのコマンドを認識する。この結果リードコマンドであることがわかる。その後、どのディスクドライブ8のデータかを判別し、判別結果に応じて、たとえば、データパススイッチ11aにおいて切り替え、チャネルI/F制御回路1aと揮発キャッシュメモリ13aとを結合状態とする。

【0027】次にデータがキャッシュメモリ上にあるかの判定を行う。この判定はチャネルI/F制御回路1aで行う。この結果、対象データがキャッシュメモリ上にある(キャッシュヒット)と判定した場合には、データフロー16の様に揮発キャッシュメモリ13aよりチャネル制御回路1aにデータをデータパススイッチ11a通じて転送することで読み出し、チャネルI/F制御回路1aがチャネルI/F4aを介してホスト(CPU)にデータを転送し、リードコマンドが終了する。

【0028】もしアクセス対象データが揮発キャッシュメモリ13a上に無い(キャッシュミス)場合は、データフロー17の様にディスク制御回路7a経由でディスクドライブ8aのリードを行い、データをデータパススイッチ11aを通じて転送し読み出す。この際、同時にデータを揮発キャッシュメモリ13aにライトする。これにより2回目以降のデータリードに対してはキャッシュヒットとなりアクセスの高速化を図ることができる。【0029】図3はCPUからのライトコマンドの実行時のデータフローの一例を示した概念図である。チャネルエノF制御回路1aにチャネルエノF4aを介してデ

時のデータフローの一例を示した概念図である。チャネルI/F制御回路1aにチャネルI/F4aを介してデータライトコマンドがCPUから入った場合について説明する。

【0030】まずチャネルI/F制御回路1aでCPUからのコマンドを認識する。この結果ライトコマンドであることがわかる。この後ライト対象がどのディスクドライブ8かを判別し、判別結果に応じてデータパススイッチ11aを切り替え、たとえば、チャネルI/F制御回路1aと不揮発キャッシュメモリ12および揮発キャッシュメモリ13aを結合状態とする。

【0031】チャネルI/F制御回路1aからのデータをデータフロー21の様に同時に揮発キャッシュメモリ13a、不揮発キャッシュメモリ12に転送する。これによりライトデータは不揮発キャッシュメモリ12上にライトされるとともに、分散キャッシュメモリ13aに転送される。この後にパス5aを介してディスク制御回路7aにもライトデータが転送され、さらにパス6aを介して目的のディスクドライブ8aに転送されることによって当該ディスクドライブ8aにデータが書き込まれる。

【0032】次に、停電が発生した場合の動作について 説明する。チャネルI/F制御回路1aがデータを受け 取り、データフロー22の様に不揮発キャッシュメモリ 12に転送が完了した時点でチャネルI/F制御回路1 aはCPUに対しコマンド完了を返す。このためCPU ではデータ書き込みが完了したと判断することになる。 しかしこの時点ではディスク制御ユニット9内にデータ が在り、まだディスクドライブ8 a に書き込まれていな い状態にある。このとき停電が発生すると、転送が完了 した不揮発キャッシュメモリ12と揮発キャッシュメモ リ13a上の内、揮発キャッシュメモリ13a上のデー 夕は消えてしまう。この後、電源が復旧した時に、未書 き込みのデータが不揮発キャッシュメモリ12上に存在 するかの確認を行い、ディスク制御ユニット9内のデー タのディスクドライブ8 aへの書き込みが再開される。 この時、データフロー23の様に不揮発キャッシュメモ リ12からのデータは、データパススイッチ11aか ら、パス3a、揮発キャッシュメモリ13a、パス5 a、ディスク制御回路7a、パス6a、を通じて目的の ディスクドライブ8 a へ転送される。

【0033】図4は複数のリード/ライト発生時のデータフローの一例を示す概念図である。

【0034】 これはチャネル I / F制御回路 1 aにはチャネル I / F 4 a を介してライトコマンドの要求が、他のチャネル I / F 制御回路 1 b、1 c、1 dにはチャネル I / F 4 b、4 c、4 dを介してリードコマンドの要求があった場合の処理の一例を示す図である。

【0035】まず、チャネルI/F制御回路1aの動作について説明する。チャネルI/F制御回路1aはライトコマンドを実行するため、データパススイッチ11aを制御して不揮発キャッシュメモリ12と揮発キャッシュメモリ13aへのパスを選択する。そしてCPUからのライトデータはデータフロー34の様に、パス2a、データパススイッチ11aを経由して不揮発キャッシュメモリ12に転送され、同時に、パス2a、データパススイッチ11a、パス3a、揮発キャッシュメモリ13a、パス5aを介してディスク制御回路7aに転送され、さらにパス6aを経由してディスクドライブ8aに書き込まれる。

【0036】次にチャネルI/F制御回路1b、1cの動作について説明する。チャネルI/F制御回路1bでリードコマンドを実行するため、データパススイッチ11aは揮発キャッシュメモリ13bを選択する。この時、データパススイッチ11aはチャネルI/F制御回路1bの2つの要求に応じ同時に2種類のパスを形成できる。そしてリード対象のデータが揮発キャッシュメモリ13bに存在した場合(キャッシュメモリ13bからパス3c、パス2cを経由してチャネルI/F制御回路1bへデータ転送が行われる。

【0037】また、チャネル I / F制御回路 1 c ではリードコマンドを実行するため、データパススイッチ 1 1 bは揮発キャッシュメモリ 1 3 c を選択する。そしてリード対象のデータが揮発キャッシュメモリ 1 3 c に存在した場合(キャッシュヒット)、データフロー 3 6 の様に、揮発キャッシュメモリ 1 3 c から、パス 3 f、パス 2 f を経由してチャネル I / F制御回路 1 c へデータ転送が行われる。

【0038】最後にチャネルI/F制御回路1dの動作について説明する。チャネルI/F制御回路1dでリードコマンドを実行するため、データパススイッチ11bは揮発キャッシュメモリ13dを選択する。この揮発キャッシュメモリ13dに対象データが存在しない場合(キャッシュミス)、データフロー37の様にパス5hを経由してディスク制御回路7hにリード要求が入り、パス6hを経由してディスクドライブ8dから読出されたリードデータは揮発キャッシュメモリ13dにライトされながら、パス3h、パス2hを経由してチャネルI/F制御回路1dに転送される。この様に揮発キャッシ

ュメモリ13を、パス毎に $13a\sim13$ dのように分散配置することにより、複数のパスに対するデータ転送を同時に行うことが可能となる。

【0039】図5は複数のリード/ライトが特定のディスクドライブ(たとえばディスクドライブ8d)に集中した場合のデータフローの一例を示す概念図である。

【0040】これはチャネルI/F制御回路1a、1bにライトコマンド、チャネルI/F制御回路1c、1dにリードコマンドの要求があった場合の図である。

【0041】まずチャネルI/F制御回路1aの動作について説明する。データフロー43の様に、チャネルI/F制御回路1aはライトコマンドを実行するため、データパススイッチ11aを不揮発キャッシュメモリ12と揮発キャッシュメモリ13cへのパスを選択する。しかしこの時、リードコマンド等によりディスク制御回路7gが使用されている場合は、不揮発キャッシュメーリ12までの転送のみを先に行い、その後、ディスク制御回路7gが空いてから、停電時と同じ様に不揮発キャッシュメモリ12から、揮発キャッシュメモリ13cを経由してディスク制御回路7gにデータを転送し、ディスク制御回路7gが空いているため同時に転送を行う。

【0042】ホストに対するコマンドの終了報告はディスクドライブ8dに書き込みが完了する前に、不揮発キャッシュメモリ12に書込んだ時点で行う。基本的には不揮発キャッシュメモリ12へは確実に書き込み、その時、ディスク制御回路7gへのパスが空いている場合は同時にディスク制御回路7gへの転送を行う処理とする

【0043】チャネルI/F制御回路1bの動作についても同様に、データフロー44の様に一時的に不揮発キャッシュメモリ12に書き込みを行い、その後、ディスク制御回路7hが空いてから不揮発キャッシュメモリ12から、揮発キャッシュメモリ13dを経由してディスク制御回路7hにデータを転送し、ディスクドライブ8dに書き込む。この例では不揮発キャッシュメモリ12に対する書き込みは、2つのチャネルI/F制御回路1a、1bよりのライト要求が競合するがこれは順番に行っ

【0044】次にチャネルI/F制御回路1cの動作について説明する。チャネルI/F制御回路1cでリードコマンドを実行するため、データパススイッチ11bが揮発キャッシュメモリ13dを選択する。そしてリード対象のデータが揮発キャッシュメモリ13dに存在した場合(キャッシュヒット)、データフロー45の様に揮発キャッシュメモリ13dから、パス3h、パス2fを経由してチャネルI/F制御回路1cへデータ転送が行われる。

【0045】もし揮発キャッシュメモリ13dに目的の データが存在しない場合(キャッシュミス)は、パス6 h、ディスク制御回路 7 h、パス 5 h、揮発キャッシュメモリ 1 3 d、パス 3 hを経由してディスクドライブ 8 dよりデータを読み出す。

【0046】チャネルI/F制御回路1dについても同様に、データフロー46の様に、まず揮発キャッシュメモリ13dにリード対象のデータがあるかの確認を行い、ある場合(キャッシュヒット)には揮発キャッシュメモリ13dより転送を行い、無い場合(キャッシュミス)はディスクドライブ8dよりデータを読み出す。この時、リードコマンドが競合するが、これは順番に行う。

【0047】従来の技術では、この様な場合、単一のディスクドライブに対するリード、ライトでも分散したディスクドライブに対するアクセスでも、キャッシュメモリに対するアクセスの競合が発生し、待ちが多くなることになり、性能低下の原因となった。

【0048】しかし本実施の形態では、分散したディスクドライブに対するアクセスでは競合は発生せず高性能が得られる。また図5の様に1つのディスクドライブ8dに対するアクセスが集中するケースは、短いアクセスが多数発生するトランザクション処理では少ないため、リード時の特定の揮発キャッシュメモリに対するアクセスの集中は少ないといえる。また集中管理するメモリとして不揮発キャッシュメモリ12がありライト時にアクセスが集中するが、ライトの比率が一般的にリードに比べ4分の1程度のため、それほどの問題にはならない。そのため、これにより不揮発キャッシュメモリ12の容量も他の揮発キャッシュメモリ13a~13dの総和に比べて少なくてすみ、低価格で高性能なディスクサブシステムを実現することが可能となる。

【0049】ここでキャッシュメモリのサイズ、スループットに関する説明を行う。図5の様に不揮発キャッシュメモリ13を、一例として13a、13b、13c、13dの4組み持った構成の場合を考える。ライトとリードに対する比率を1:3とする。これによりに不揮発キャッシュメモリ12のサイズ、スループットはリードに用いる複数の揮発キャッシュメモリ13(13a~13d)の等価サイズ、スループットの4分の1程度ですむことになり、実装的、価格的に都合がよい。

【0050】次に複数個の揮発キャッシュメモリ13a~13dから構成される揮発キャッシュメモリ13のサイズ、スループットについて考える。この時、複数の揮発キャッシュメモリ13a~13dの各々のカーバー範囲がディスクドライブパス(パス5aと5b、パス5cと5d、パス5eと5f、パス5gと5h)とした場合、このディスクドライブパスに対する集中の度合いでその値が決まる。図5の様にパス5a~5hの8組で構成され、それぞれの競合がないとする場合、等価スループットそのもので良いが、平均2つの競合が発生すると

した場合は等価スループットの2倍の性能が必要になってくる。またサイズに関しては、単純には組み数 (パス5の数)で割れば良いが、データの分散の程度により値が異なる。一部に集中した場合を想定した場合にはその分多く持つことでキャッシュメモリの効果を引き出すことができる。これは確率的に値を決めることになる。

【0051】ところで、本実施の形態のように、不揮発キャッシュメモリ12と、揮発キャッシュメモリ13 (13a~13d)とを分散して配置し、不揮発キャッシュメモリ12に対するデータ書き込みが完了した時点でホスト側に書き込み完了を応答する構成では、不揮発キャッシュメモリ12への書き込みデータが、必ずしも直ちに揮発キャッシュメモリ13やディスクドライブ8に反映されているとは限らない。このため、未反映の間にリード要求が発生した場合には、最新のデータが、不揮発キャッシュメモリ12、揮発キャッシュメモリ13、ディスクドライブ8のいずれに存在するかを判別する操作が必要となる。

【0052】本実施の形態では、一例として、図6に例示されるような制御情報を用いて、このような判別操作を行う。

【0053】 すなわち、不揮発キャッシュメモリ12では、たとえばアクセス単位のエントリ毎に、NVS管理フラグ $50(V_N)$ を設ける。本実施の形態の場合、 V_N が"0"のとき、当該エントリの書き込みデータは揮発キャッシュメモリ13に未反映であり、"1"のときは反映済である。

【0054】また、揮発キャッシュメモリ13では、たとえばアクセス単位のエントリ毎に、CM管理フラグ51(V, A)を設ける。本実施の形態の場合、Vが"0"のとき、当該エントリのデータに対して、不揮発キャッシュメモリ12に未反映のデータが存在し、Vが"1"のときは存在しない。また、Aが"0"のとき、当該エントリの費き込みデータはディスクドライブ8上に未反映の状態にあり、Aが"1"のときは反映済であ

【0055】なお、CM管理フラグ51においては、電源投入直後は、格納データが消失しているが、この状態では、全エントリのVおよびAは、ともに"0"の状態にあり、この状態では、キャッシュミスと判定され、ディスクドライブ8上からのデータリードが実行される。そして、不揮発キャッシュメモリ12に存在するディスクドライブ8に未反映のデータの当該ディスクドライブ8への書き込み操作や、ディスクドライブ8から読出されたデータの格納操作によって、VおよびAは後述のように変化する。

【0056】そして、データ書き込みに際しては、たとえば、図7のフローチャートに例示されるように、ホスト側(チャネルI/F制御回路1)から到来する書き込みデータを、不揮発キャッシュメモリ12に書き込んだ

のち、NVS管理フラグ50の V_x を"0"にセットし(ステップ201)、さらにCM管理フラグ51のVを"0"にセットする(ステップ202)。その後、ホスト側にライト完了を応答する(ステップ203)。なお、ステップ202ではCM管理フラグ51のVの操作のために揮発キャッシュメモリ13へのアクセスが発生するが通常のデータ転送とは異なり、わずかなフラグビットの操作のみであるため、オーバーヘッドは少ない。【0057】たとえば、上述の図5の例のように、不揮発キャッシュメモリ12以下への書き込みデータの転送は、任意契機でよく、たとえば、図8のフローチャート例示されるような手順にて行われる。

【0058】すなわち、まず、NVS管理フラグ50の V_x が"0"のエントリを不揮発キャッシュメモリ12から検索し(ステップ301)、当該データを、揮発キャッシュメモリ13に転送した後、CM管理フラグ51のVを"1"にセットする(ステップ302)。さらに、揮発キャッシュメモリ13からディスクドライプ8上に書き込みデータを転送した後、CM管理フラグ51のAを"1"にセットする(ステップ303)。最後に、NVS管理フラグ50の V_x を"1"にセットする(ステップ304)。この一連の操作は任意契機で実行可能である。

【0059】一方、任意の契機で発生するホスト側からのリード要求の処理は、一例として、図9に例示されるフローチャートのようにして行われる。

【0060】すなわち、リード要求が発生すると、まず該当する揮発キャッシュメモリ13のCM管理フラグ51がチェックされ(ステップ401)、A=1かつV=0の場合には、リード要求されたデータに対応した未反映の書き込みデータが不揮発キャッシュメモリ12に存在すると判定して、不揮発キャッシュメモリ12からデータを読出してホストに転送する(ステップ404)。【0061】また、ステップ401において、A=1かつV=0でないと判定された場合には、さらに、A=0かつV=1、または、A=1かつV=1か否かを調べ(ステップ402)、この条件が成立する場合には、揮発キャッシュメモリ13内のデータを読出してホスト側に転送する(ステップ405)。

【0062】ステップ401、ステップ402のいずれの条件にも合致しない場合には、キャッシュミスと判定し、ディスクドライブ8からデータを読み出し、揮発キャッシュメモリ13に書き込みつつ、ホスト側にデータを転送し、CM管理フラグ51のAおよびVを"1"にセットする(ステップ403)。

【0063】このようなNVS管理フラグ50およびC M管理フラグ51を用いた一連の処理により、データ書 き込み要求に際してのデータ書き込み動作が、不揮発キャッシュメモリ12以下の揮発キャッシュメモリ13、 さらにディスクドライブ8のどのレベルで未実行であるか否かに関係なく、ホスト側からのリード要求に対して、最新データのリードを的確に実行可能であり、たとえば、最新の書き込みデータが未反映の古いデータを誤って読出してホスト側に転送する、等の障害の発生を確実に回避することができる。

【0064】また、このような管理に際してアクセスされるデータは、高々数ピットであるため、NVS管理フラグ50およびCM管理フラグ51の操作に起因するオーバーヘッドはリード/ライト処理のスループットにはほとんど影響しない。

【0065】以上説明したように、本実施の形態のキャッシュメモリの配置方法およびデータ記憶システムによれば、複数のチャネルI/F4やパス2を備えた多チャネルパス化、ディスクドライブユニット10におけるディスクドライブ8の数量の増大によって多ディスクドライブ8の数量の増大によって多ディスクドライブ化されたディスク制御ユニット9の構成において推発キャッシュメモリ13をいくつかの経路毎に分散配に、揮発キャッシュメモリ13とは別個に不揮発キャッシュメモリ12を集中的に配置して管理することで、不揮発キャッシュメモリ12および揮発キャッシュメモリ12および揮発キャッシュメモリ13の各々のサイズを最適に設定することができ、実装面で有利に、また低価格で高性能なディスク制御ユニット9、すなわち、ディスクサブシステムを実現することが可能となる。

【0066】なお、不揮発キャッシュメモリおよび揮発キャッシュメモリの分散配置方法としては、図1に例示された方法に限らず、たとえば、図10~図12に例示された構成を用いることもできる。なお、図10~図12において図1と共通な構成要素には共通の符号を付して説明は割愛する。

【0067】すなわち、図10の場合には、ホスト側の複数のチャネルI/F制御回路1a~1dと、ディスクドライブ8側の複数のディスク制御回路7a~7dとが、別個に配置される不揮発キャッシュメモリ12および揮発キャッシュメモリ13を介して接続される構成としたものである。このような構成においても、上述の図1に例示される構成における効果とともに、揮発キャッシュメモリ13の制御回路をより簡略化できる、という利点がある。

【0068】図11の場合は、ホスト側の複数のチャネル I / F制御回路1a~1dと、ディスクドライブ8側の複数のディスク制御回路7a~7fとの間をデータパススイッチ11を介して接続した構成において、ディスクドライブ8毎に系列をなす、複数のディスク制御回路7a、7b、7c、7d、7e、7f、の各系列毎に、互いに独立な不揮発キャッシュメモリ12および揮発キャッシュメモリ13の組を配置したものである。この図11の構成の場合には、ディスクドライブ8の系列毎

に、不揮発キャッシュメモリ12および揮発キャッシュメモリ13の組み合わせにおける容量やスループットの組み合わせの最適化を実現できる、という利点がある。

【0069】図12の場合には、図11におけるデータパススイッチ11を省略するとともに、ディスクドライブ8の各系列が、いわゆるRAIDにおけるパリティグループを構成し、各パリティグループ毎に、互いに独立な不揮発キャッシュメモリ12および揮発キャッシュメモリ13の組を分散して配置したものである。この場合には、たとえば各パリティグループ毎に稼働状況が異なる場合に、当該各パリティグループ毎の不揮発キャッシュメモリ12および揮発キャッシュメモリ13の組み合わせにおける容量やスループットの組み合わせの最適化を実現できる、という利点がある。

【0070】以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0071】たとえば、データ記憶システムとしてはディスクサプシステムに限らず、記憶階層を有する一般の データ記憶システムに広く適用することができる。

[0072]

【発明の効果】本発明のキャッシュメモリの配置方法によれば、キャッシュメモリを経由したデータ転送のスループットを向上させることができる、という効果が得られる。

【0073】また、本発明のキャッシュメモリの配置方法によれば、不揮発キャッシュメモリと揮発キャッシュメモリとが混在する構成のキャッシュメモリにおけるコスト削減を実現することができる、という効果が得られる。

【0074】また、本発明のキャッシュメモリの配置方法によれば、不揮発キャッシュメモリと揮発キャッシュメモリとが混在する構成のキャッシュメモリにおける実装効率の向上を実現することができる、という効果が得られる。

【0075】また、本発明のデータ記憶システムによれば、キャッシュメモリを経由したデータ転送のスループットを向上させることができる、という効果が得られる。

【0076】また、本発明のデータ記憶システムによれば、不揮発キャッシュメモリと揮発キャッシュメモリと が混在する構成のキャッシュメモリにおけるコスト削減 を実現することができる、という効果が得られる。

【0077】また、本発明のデータ記憶システムによれば、不揮発キャッシュメモリと揮発キャッシュメモリと が混在する構成のキャッシュメモリにおける実装効率の 向上を実現することができる、という効果が得られる。

【図面の簡単な説明】

【図1】本発明のキャッシュメモリの配置方法が実施さ

れるデータ記憶サブシステムの構成の一例を示す概念図である。

【図2】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムにおけるリードコマンドの 実行時のデータフローの一例を示した概念図である。

【図3】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サプシステムにおけるライトコマンドの 実行時のデータフローの一例を示した概念図である。

【図4】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムにおける複数のリード/ライト発生時のデータフローの一例を示す概念図である。

【図5】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムにおいて、複数のリード/ライトが特定のディスクドライブに集中した場合のデータフローの一例を示す概念図である。

【図6】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サプシステムにおいて用いられる制御情報の一例を示す説明図である。

【図7】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サプシステムにおけるデータ書き込み処理の一例を示すフローチャートである。

【図8】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サプシステムにおけるデータ書き込み処理の一例を示すフローチャートである。

【図9】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムにおけるデータ読み出し処理の一例を示すフローチャートである。

【図10】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムの変形例を示す概念図である。

【図11】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サブシステムの変形例を示す概念図である。

【図12】本発明のキャッシュメモリの配置方法が実施されるデータ記憶サプシステムの変形例を示す概念図である。

【図13】考えられる従来の、ディスク制御装置および 配下のディスクドライブユニットからなるディスクサブ システムの構成の一例を示す概念図である。

【符号の説明】

1 (1 a~1 d) …チャネル I / F制御回路、2 (2 a~2 h) …パス、3 (3 a~3 h) …パス、4 (4 a~4 d) …チャネル I / F、5 (5 a~5 h) …パス、6 (6 a~6 h) …パス、7 (7 a~7 h) …ディスク制御回路、8 (8 a~8 h) …ディスクドライブ、9 …ディスク制御ユニット(記憶制御装置)、10 …ディスクドライブユニット(記憶装置)、11 (11 a, 11 b) …データパススイッチ、12 …不揮発キャッシュメモリ、13 (13 a~13 d) …揮発キャッシュメモリ、16、17 …データフロー、21~23 …データフ

グ。 ロー、34~37…データフロー、43~46…データ フロー、50…NVS管理フラグ、51…СM管理フラ

【図1】






図 2

【図2】




【図6】

図 6




 $V_N = 0$: NVS上の書き込みデータはCMに未反映。 $V_N = 1$: NVS上の書き込みデータはCMに反映済。




: NVSからCMに未反映の書き込みデータあり。 V = 0NVSからCMに未反映の書き込みデータなし。

A = 0: CMからDISKに未反映の書き込みデータあり。 : CMからDISKに未反映の書き込みデータなし。

【図10】






【図7】 【図12】 図 7 図 12 上位(CA)側からのデータ書き込み要求処理 NVS_CM NVS_CM 開 始 DA DA DA 6b : 6d 6e. 201 上位側からNVSにデータ書き込み。 NVS管理フラグの $V_N = 0$ をセット 202 CM管理フラグのV=0をセット 203 上位(CA)側にデータライト完応答 【図13】 図 13 終 了 J04 104 (101 **101** 101 NVS CM CM CA 105 107 107 107 107 DA DA DA 108 108 108 108) 110

【図8】

図 8

NVSからCMおよびDISK側への書き込みデータ反映処理



【図9】

図 9

上位(CA)側からのデータ読み出し要求処理

